

Диагностика неисправностей модулей дискретного ввода-вывода

© D.Sc., prof. Кузнецов Б.П. (МУФО, Санкт-Петербург) 2006г.

Ранние системы управления техническими средствами (АСУТП) выполнялись на множестве микросхем малой и средней интеграции, что требовало применения специфических средств диагностики, главным образом за счет аппаратной избыточности и диагностических тестов [1-4].


Современные АСУТП реализуются на управляющих ЦВМ с использованием периферийных блоков дискретного и аналогового ввода-вывода. Периферийные блоки и модуль ЦВМ связываются шинной организацией так называемой «корзины», например, с шинами типа ISA, PCI, WME и др. При этом общее число входов (выходов) периферийных модулей составляет от нескольких десятков до нескольких сотен при числе модулей дискретного (аналогового) ввода-вывода в несколько десятков. В этих условиях становится актуальной задача диагностики неисправности модулей ввода-вывода. В данной статье предлагается один из способов такой диагностики применительно к модулям дискретного ввода и дискретного вывода.

Полагаем, что ввод и вывод конструктивно разделены, то есть в системе управления имеется один тип модулей только для дискретного ввода и другой тип модулей только для дискретного вывода. Такие модули будем именовать приемниками и источниками сигналов, соответственно. Полагаем также, что число входов приемников и число выходов источников фиксировано, и, например, равно восьми.


Идеальным вариантом для диагностики неисправностей источников и приемников является тотальный контроль, при котором каждый выход всех источников соединен с соответствующим избыточным (контрольным) входом приемников. При этом общее число входов системы возрастает на величину, равную общему числу выходов, что на практике не реально. Поэтому диагностику следует осуществлять путем использования избыточных (контрольных) входов и выходов, причем избыточность не должна превышать определенного процента, например, $10 \div 25\%$.

Рассмотрим общий принцип диагностики неисправности источников и приемников. На рис. 1 показана функциональная схема для обнаружения неисправности источника или приемника. Контрольный выход источника соединен проводником с контрольным входом приемника. Контрольный сигнал x в виде импульса (в первом такте 1, во втором – 0, за один такт принимается программный цикл процессора: ввод-обработка-вывод) подается процессором на источник, формирующий точно такой же сигнал s (в случае исправности источника) на контрольном выходе. Сигнал s воспринимается контрольным входом приемника, который транслирует точно такой же сигнал y (в случае исправного приемника) в процессор. Очевидно, что $y \equiv s$, $s \equiv x$, $y \equiv x$ (знак « \equiv » обозначает равнозначность: если $x=1$, то $y=1$, если $x=0$, то

$y=0$) при исправных источнике и приемнике. В случае отказа источника или приемника процессор фиксирует $y \neq x$. Однако, причина отказа не ясна: поврежден источник или приемник – не известно.




Для фиксации факта отказа следует дублировать приемный канал (рис.2). Если отказа нет, то $y_1=y_2 \equiv x$. В случае отказа (рассматриваем только одиночный отказ) одного из приемников, имеет место неравенство $y_1 \neq y_2$, фиксируемое процессором. Отказавший приемник, например, первый, передает процессору сигнал $y_1 \neq x$, а исправный – сигнал $y_2 \equiv x$. Программно по этим соотношениям выдается диагностический сигнал отказа первого приемника. По этой же схеме можно выявить отказ источника, при котором действительно соотношение $y_1 \equiv y_2 \neq x$, фиксируемое программно с формированием сигнала отказа источника. При этом под приемниками подразумеваются разные модули дискретного ввода, в которых контрольные входы связаны электромонтажом с контрольным выходом источника - модуля дискретного вывода.



Второй вариант реализации диагностики одиночного отказа изображен на рис.3.

Отказ источника 1 фиксируется соотношением $(y_1 \neq x) \& (y_2 \equiv x)$.
 Отказ источника 2 – соотношением $(y_2 \neq x) \& (y_1 \equiv x)$.
 Отказ приемника – соотношением $(y_1 \neq x) \& (y_2 \neq x)$.



В действительности необходимо применять оба варианта дублирования как канала источников так и канала приемников. На рис. 4 изображен пример схемы контроля модулей дискретного ввода-вывода. На рис.4 обозначены: MA_i – блок дискретного вывода (конструктивно выполненный в виде отдельной платы), A_j – модуль дискретного вывода (например, мезонин, вставляемый в блок дискретного вывода), MB_k – блок дискретного ввода (конструктивно выполненный в виде отдельной платы), B_n – модуль дискретного ввода (так же, мезонин, вставляемый в блок дискретного ввода), $i = 1-3$, $j = 1-6$, $k = 1-3$, $n = 1-12$. Линии связи обозначают электропровод, связывающий контрольные выходы модулей дискретного вывода с контрольными входами модулей дискретного ввода.

В каждом такте процессора выполняется вначале ввод всех дискретных данных, в том числе с контрольных входов, далее выполняется диагностическая подпрограмма, в которой данные с контрольных входов сравниваются с эталонным сигналом x , поданным на контрольные выходы в предшествующем такте, и вычисляются отказы, затем следует аналогичная проверка по аналоговым величинам, затем исполняется основная программа, после чего формируется контрольный эталонный сигнал, как инверсия текущего, то есть $x = !x$, и осуществляется его вывод наряду с другими выходными управляющими переменными. При этом, процессору доступны только выходные сигналы модулей дискретного ввода, включая контрольные, которые будем обозначать также, как наименования модулей: $B_1 - B_{12}$.




Рис. 4

Приведем для этого примера алгоритм диагностики:

1. Вычисление сигналов S исправности канала для каждого контрольного входа вида $S_n = x \ \&\& \ B_n \ || \ !x \ \&\& \ !B_n$.

2. Вычисление сигналов D исправности модулей дискретного вывода:

$$D1 = C1 \parallel C5, \quad D2 = C2 \parallel C9, \quad D3 = C6 \parallel C10, \\ D4 = C3 \parallel C10, \quad D5 = C7 \parallel C12, \quad D6 = C4 \parallel C8.$$

3. Вычисление сигналов E исправности блоков дискретного вывода:

$$E1 = D1 \&\& D2, \quad E2 = D3 \&\& D4, \quad E3 = D5 \&\& D6.$$

4. Вычисление сигналов F исправности модулей ввода:

$$F1 = C1 \parallel !D1, \quad F2 = C2 \parallel !D2, \quad F3 = C3 \parallel !D4, \quad F4 = C4 \parallel !D6, \\ F5 = C5 \parallel !D1, \quad F6 = C6 \parallel !D3, \quad F7 = C7 \parallel !D5, \quad F8 = C8 \parallel !D6, \\ F9 = C9 \parallel !D2, \quad F10 = C10 \parallel !D3, \quad F11 = C11 \parallel !D4, \\ F12 = C12 \parallel !D5.$$

5. Вычисление сигналов G исправности блоков дискретного ввода:

$$G1 = F1 \& F2 \& F3 \& F4, \quad G2 = F5 \& F6 \& F7 \& F8, \\ G3 = F9 \& F10 \& F11 \& F12.$$

Сигналы отказа фиксируются как инверсии соответствующих сигналов исправности. Приведенные вычисления действительны при условии одиночного отказа модуля или блока дискретного ввода-вывода. Рассмотренный пример взят из реального проекта.

ЛИТЕРАТУРА

1. Добролюбов А.И., Енин С.В. Контроль и диагностика дискретных схем управления. Минск: Наука и техника. 1974.
2. Казначеев В.И. Диагностика неисправностей цифровых автоматов. М.: Сов. Радио. 1975.
3. Селлерс Ф. Методы обнаружения ошибок в работе ЭЦВМ. М.: Мир. 1972.
4. Чжен Г., Мэннинг Е., Метц Г. Диагностика отказов цифровых вычислительных систем. М.: Мир. 1972.